Actel A1280

Definizione

Actel A1280 è una FPGA della famiglia ACT 2, basata su tecnologia ANTIFUSE PLICE: un dispositivo di logica programmabile “a griglia” che consente di implementare hardware digitale personalizzato (logica combinatoria, logica sequenziale, macchine a stati, interfacce, piccoli datapath) tramite strumenti di sintesi e place&route.

A differenza delle FPGA a configurazione SRAM, la A1280 (ACT 2) è ONE-TIME PROGRAMMABLE (OTP): una volta programmata, la configurazione è NON VOLATILE e il circuito risulta operativo subito all’alimentazione (nessun caricamento di bitstream da memoria esterna dopo il power-on).

Tecnologia di programmazione: ANTIFUSE PLICE (OTP, NON VOLATILE)

Il principio chiave è l’uso di elementi ANTIFUSE (PLICE): durante la programmazione si “chiudono” connessioni permanenti nei punti necessari del routing interno. Ne deriva che:

• La configurazione è permanente e resistente a interruzioni di alimentazione.

• Non serve alcun boot di configurazione (niente SPI FLASH dedicata solo al bitstream, nei sistemi tipici).

• La riprogrammazione non è prevista (salvo sostituzione del chip).

Questa scelta architetturale è storicamente apprezzata in applicazioni dove contano affidabilità, robustezza e sicurezza contro la copia (reverse engineering più difficile rispetto a soluzioni caricabili).

Architettura interna (ACT 2: C-MODULE E S-MODULE)

La famiglia ACT 2 usa un’architettura a due tipi di moduli:

• C-MODULE: ottimizzati per logica combinatoria e funzioni di instradamento/implementazione booleana.

• S-MODULE: ottimizzati per logica sequenziale e costruzione di macro con registri/flip-flop.

Questi moduli vengono connessi tramite una rete di routing “a canali” (channeled array) programmata via antifuse. L’obiettivo pratico è avere prestazioni prevedibili e una buona percentuale di utilizzo grazie a strumenti di piazzamento e instradamento automatici.

Risorse principali del dispositivo (classe A1280A)

In termini di capacità, la A1280 (ACT 2) si colloca nella fascia “media” storica della famiglia, con:

• Densità indicativa di 8.000 gate (metrica tipica dell’epoca).

• Circa 1.232 LOGIC MODULES totali, ripartiti in S-MODULE e C-MODULE.

• Fino a 140 I/O utente (dipendente dal package).

• Un numero elevato di elementi antifuse (PLICE) per realizzare connessioni interne e routing.

In pratica, è adatta a logiche di sistema, glue logic complessa, interfacce parallele/seriali “semplici”, decodifiche, controllo e piccole pipeline dove la latenza deterministica è utile.

Prestazioni e temporizzazione (cosa conta davvero)

Su queste famiglie, le prestazioni reali dipendono molto da:

• Profondità logica (numero di livelli di LUT-equivalenti realizzati in C-MODULE).

• Lunghezza e congestione del routing (ritardi dominanti nei design ad alta fanout).

• Scelte di pipeline (registrazione dei segnali con flip-flop per aumentare FMAX).

• Vincoli di clock e qualità del floorplan (anche se i tool sono automatici, i vincoli restano fondamentali).

Una regola pratica: per aumentare la frequenza utile conviene spezzare la logica in stadi registrati (pipeline) e ridurre fanout e path lunghi.

Packaging e integrazione su scheda

La A1280 è stata resa disponibile in più package (plastic e ceramici) con differenti numeri di pin: la disponibilità concreta di I/O e segnali dedicati dipende dal package scelto. In molti progetti, la scelta del package è guidata da:

• Numero di I/O richiesti e standard elettrici previsti.

• Vincoli di layout (QFP vs PGA, altezza, ispezionabilità).

• Classe di temperatura (commerciale/industriale/militare) e requisiti di affidabilità.

Flusso di sviluppo (come si “progetta” una A1280)

Il flusso tipico è quello classico FPGA:

• Descrizione in HDL (VHDL/VERILOG) o schematic entry (storicamente comune).

• Sintesi in netlist.

• Place&route automatico con vincoli di timing.

• Analisi temporale post-route e simulazione.

• Programmazione OTP del dispositivo tramite programmatore/supporto toolchain (poi il chip è “definitivo”).

Schizzo dei collegamenti più importanti

                 ┌──────────────────────────────┐
                 │        SISTEMA HOST           │
                 │ CPU/MCU + BUS + PERIFERICHE   │
                 └──────────────┬───────────────┘
                                │ I/O digitali (dati/indirizzi/controlli)
                                ▼
                       ┌──────────────────┐
                       │   ACTEL A1280    │
                       │      FPGA        │
                       │ C-MODULE/S-MODULE│
                       │ ROUTING ANTIFUSE │
                       └───────┬──────────┘
                               │ segnali verso il resto della scheda
                               ▼
                 ┌────────────────────────────────┐
                 │ MEMORIE / I-O / LOGICHE ESTERNE │
                 │ buffer, latch, transceiver, ecc │
                 └────────────────────────────────┘

Programmazione (prima della messa in servizio o in produzione):
                 ┌──────────────────┐
                 │ PROGRAMMATORE /  │
                 │ INTERFACCIA TOOL │
                 └───────┬──────────┘
                         │ collegamento di programmazione (setup di fabbrica)
                         ▼
                    [A1280 (OTP)]

Tabella 1 – Dati di identificazione e specifiche (italiano)

Tabella 2 – Aspetti operativi e progettuali (italiano)

Caratteristiche :

Up to 8000 Gate Array Gates

(20,000 PLD equivalent gates)

• Replaces up to 200 TTL Packages

• Replaces up to eighty 20-Pin PAL® Packages

• Design Library with over 500 Macro Functions

• Single-Module Sequential Functions

• Wide-Input Combinatorial Functions

• Up to 1232 Programmable Logic Modules

• Up to 998 Flip-Flops
 Datapath Performance at 105 MHz

• 16-Bit Accumulator Performance to 39 MHz

• Two In-Circuit Diagnostic Probe Pins Support Speed Analysis to 50 MHz

• Two High-Speed, Low-Skew Clock Networks

• I/O Drive to 10 mA

• Nonvolatile, User Programmable

• Logic Fully Tested Prior to Shipment

• 1.0-micron CMOS Technology