DEC DC303-002F / DC303-203F – chipset F-11 a due die (302 + 303) per architettura PDP-11

Definizione

I componenti DEC DC303-002F e DEC DC303-203F sono i due chip che costituiscono, insieme, il DEC F-11: una CPU realizzata come chipset a due integrati identificati come 302 e 303. Il F-11 implementa una compatibilità di classe PDP-11 (architettura a 16 bit), ma in una forma più integrata rispetto alle CPU su schede a logica discreta.

I dati operativi forniti per questa implementazione sono: frequenza 3,6 MHZ, bus 22 bit, tecnologia 6,0 µm, circa 29.000 transistor complessivi.

Architettura a due chip: perché 302 + 303

Il fatto che il F-11 sia diviso in due chip (302 e 303) è tipico delle CPU “a set di chip” di transizione: si separano funzioni logiche principali (stato CPU, registri e ALU) da funzioni più “microcodificate” o di controllo (ROM/PLA e logica di sequenziamento).

In pratica:

Il 302 è il blocco più vicino al “cuore CPU” (stato, ALU, registri architetturali).

Il 303 fornisce risorse di controllo come ROM e PLA, usate per decodifica e sequenziamento delle operazioni interne, oltre ad altre funzioni di supporto.

Parametri tecnologici e interfaccia di sistema

Frequenza (3,6 MHZ)
A 3,6 MHZ, il profilo prestazionale è coerente con sistemi minicomputer compatibili PDP-11 di generazione “LSI”, dove contano molto l’efficienza del percorso di controllo e il numero di cicli per istruzione.

Bus (22 bit)
Un bus a 22 bit implica capacità di indirizzamento fino a 2²² byte (4 MB) nello spazio fisico, aspetto importante perché supera il limite “base” di molte CPU 16 bit con bus più corto e permette configurazioni con memoria e I/O più ampi, tipiche dei sistemi di classe minicomputer.

Transistor e nodo tecnologico
Circa 29.000 transistor e processo 6,0 µm collocano il progetto in un’epoca in cui la densità era sufficiente per integrare controllo e datapath essenziali, ma non tale da rendere “monolitico” tutto il sistema: da qui la scelta a due chip.

Chip 302: PSW, ALU 16 bit, registri PDP-11 e funzioni correlate

Il chip 302 incorpora funzioni direttamente legate al comportamento architetturale della CPU, tra cui:

PSW (processor status word)
Il PSW è la parola di stato del processore: contiene flag di condizione (es. zero, negativo, carry, overflow), bit di controllo e informazioni utili alla gestione di eccezioni/interrupt e del flusso di esecuzione. In pratica è lo “stato compatibile” che il software di basso livello si aspetta di trovare e manipolare.

Funzioni aritmetiche a 16 bit
Le operazioni aritmetiche a 16 bit sono coerenti con l’ISA PDP-11 (word a 16 bit come formato centrale). In pratica, qui vive l’ALU e la logica che aggiorna i flag del PSW in base ai risultati.

Registro dell’architettura PDP-11
La CPU PDP-11 è nota per un set di registri generali con ruoli convenzionali (inclusi stack pointer e program counter). Il 302 include la parte che realizza e gestisce questi registri (o la loro logica fondamentale), assicurando compatibilità operativa.

Altre funzioni
Oltre ai blocchi principali, il 302 include altra logica di supporto necessaria a completare il datapath (ad esempio percorsi di trasferimento interni, logiche di controllo locali e funzioni ausiliarie di esecuzione).

Chip 303: ROM e PLA (microcontrollo) e funzioni correlate

Il chip 303 include risorse tipiche del “controllo” della CPU:

ROM 414
La presenza di una ROM (indicata come 414) suggerisce contenuti di controllo (microsequenze, tabelle o decodifiche) che guidano l’esecuzione delle istruzioni e/o gestiscono sequenze interne non banali.

PLA 138 × 23 bit
Una PLA (programmable logic array) da 138 × 23 bit è una risorsa classica per la decodifica combinatoria e per generare segnali di controllo interni. In termini pratici: la PLA prende in ingresso codici/condizioni e produce vettori di segnali che orchestrano datapath e bus cycle.

Altre funzioni
Oltre a ROM e PLA, il 303 integra ulteriore logica di controllo e supporto (sequenziamento, decodifica, gestione di stati), completando ciò che non è “datapath puro” del 302.

Schizzo dei collegamenti più importanti

                 bus di sistema (indirizzi/dati/controllo) 22 bit
        ┌──────────────────────────────────────────────────────────┐
        │                 piattaforma (memoria + I/O)               │
        │   RAM/ROM, periferiche, interrupt, arbitraggio e timing   │
        └───────────────────────────────┬──────────────────────────┘
                                        │
                                        ▼
                           ┌─────────────────────────────┐
                           │        DEC F-11 chipset      │
                           │   composto da due chip:      │
                           │   302 + 303                  │
                           │   clock 3,6 MHZ              │
                           └─────────────┬───────────────┘
                                         │
                     ┌───────────────────┴───────────────────┐
                     ▼                                       ▼
          ┌──────────────────────┐                ┌──────────────────────┐
          │ Chip 302 (datapath)  │                │ Chip 303 (control)   │
          │ PSW, ALU 16 bit,     │                │ ROM 414, PLA 138×23  │
          │ registri PDP-11      │                │ e logica di controllo │
          └──────────────────────┘                └──────────────────────┘

Tabella 1 – Dati di identificazione e specifiche

Tabella 2 – Ripartizione funzionale 302 vs 303