AMD AM9080 – microprocessore 8 bit compatibile 8080A, tecnologia NMOS e clock tipico 2 MHZ
Definizione
L’AM9080 (spesso indicato anche come AM9080A o AM9080ADC) è una CPU 8 bit prodotta da AMD come implementazione compatibile con Intel 8080/8080A. Nella seconda metà degli anni 70, e in particolare nel 1977, questo componente si colloca nel contesto dei “second source” industriali: soluzioni equivalenti per garantire disponibilità, continuità di fornitura e alternative in ambito militare/industriale.
La tecnologia di fabbricazione è NMOS (n-channel silicon-gate MOS) e la frequenza nominale più tipica per le varianti base è 2 MHZ.

Compatibilità con Intel 8080/8080A e contesto “su licenza”
L’AM9080 nasce come CPU compatibile con l’8080/8080A, con lo stesso impianto generale: bus esterni, segnali di controllo e modello di programmazione. In quegli anni vennero poi formalizzati accordi di “second sourcing” con Intel, condizione rilevante per la penetrazione in mercati che non accettavano un componente a fornitore unico.
Dal punto di vista pratico, la compatibilità significa che una scheda progettata per 8080A può essere adattata con modifiche minime, soprattutto quando la parte di clock/timing e alimentazioni è già “in stile 8080”.
Bus e indirizzamento: 8 bit dati, 16 bit indirizzi (64 KB)
L’AM9080A usa un bus dati a 8 bit e un bus indirizzi a 16 bit, quindi può indirizzare fino a 64 KB. È una CPU pensata per sistemi con memoria e periferiche esterne: ROM per firmware, RAM per dati/stack, e I/O su bus parallelo tramite logica di decodifica degli indirizzi.
Nel design tipico anni 70, la mappa memoria e la logica di chip select (RAM/ROM/I-O) sono parte integrante del progetto, e determinano l’architettura complessiva della scheda.
Tecnologia NMOS e alimentazioni “stile 8080”
Essendo un derivato 8080A in tecnologia NMOS, l’integrazione segue la filosofia dell’epoca, inclusa l’alimentazione multi-rail tipica della famiglia 8080: +5 V, +12 V e −5 V per i domini interni e le condizioni di polarizzazione.
In pratica, questo distingue questi sistemi dai microprocessori successivi più “integrati” (ad esempio 8085 e 6502), che tendono a semplificare l’alimentazione e l’hardware di contorno.
Segnali di sistema e handshake: READY/WAIT e controllo bus
L’AM9080A espone segnali di controllo che facilitano l’interfacciamento con memorie e I/O di velocità differenti:
Il segnale READY permette di gestire dispositivi lenti inserendo attese, mentre WAIT rappresenta la condizione di attesa durante i cicli bus quando la periferica non è pronta. Segnali come DBIN (data bus in), WR (write) e linee di sincronismo aiutano a definire in modo chiaro la natura del ciclo (lettura/scrittura) e il timing di trasferimento.
Questo è particolarmente utile in sistemi con periferiche eterogenee, dove una parte del bus può essere più lenta della RAM principale o della ROM di boot.
Schizzo dei collegamenti più importanti
A0..A15 (indirizzi) + D0..D7 (dati) + controllo bus ┌──────────────────────────────────────────────────────────┐ │ decodifica indirizzi / glue logic │ │ chip select ROM/RAM/I-O + gestione READY/WAIT │ └───────────────────────────┬──────────────────────────────┘ │ ▼ ┌────────────────────────┐ │ AMD AM9080A │ │ CPU 8 bit NMOS │ │ A0..A15 D0..D7 │ │ DBIN, WR, READY, WAIT │ │ RESET, INT, HOLD/HLDA │ └───────────┬─────────────┘ │ ├────────► ROM (firmware) ├────────► RAM (dati/stack) └────────► I/O (interfacce su bus parallelo)
Tabella 1 – Dati di identificazione e specifiche
| Caratteristica | Valore indicativo |
|---|---|
| Dispositivo | AMD AM9080 / AM9080A |
| Classe | Microprocessore 8 bit compatibile 8080/8080A |
| Anno indicato nel contesto | 1977 (produzione/impiego in piena era 8080A) |
| Tecnologia | NMOS (n-channel silicon-gate MOS) |
| Clock tipico | 2 MHZ (varianti di famiglia anche superiori) |
| Bus dati | 8 bit |
| Bus indirizzi | 16 bit (fino a 64 KB) |
| Alimentazioni tipiche | +5 V, +12 V, −5 V (stile 8080A) |
| Package comune | DIP 40 |
Tabella 2 – Aspetti operativi e progettuali
| Aspetto | Significato pratico |
|---|---|
| Second source | Riduce il rischio di supply-chain e facilita l’adozione in mercati “no single source” |
| NMOS anni 70 | Vincoli di consumi e alimentazioni multi-rail; progetto più “pesante” lato power rispetto a CPU successive |
| 64 KB indirizzabili | Sufficiente per sistemi compatti: ROM di boot + RAM + I/O mappato |
| Handshake READY/WAIT | Permette l’uso di memorie/periferiche lente senza ridisegnare tutta la temporizzazione |
| Architettura a bus esterno | La qualità della decodifica indirizzi e della glue logic determina robustezza e prestazioni del sistema |
| Compatibilità 8080A | Riutilizzo di toolchain e concetti (monitor, firmware, periferiche su bus parallelo) |